


结型场效应晶体管

Junction Field Effect Transistor (JFET)

西安电子科技大学 XIDIDIAN UNIVERSITY


V2.0 © 2007 韩孝勇 Han XiaoYong

xyhan5151@yahoo.com.cn www.dianzichan.com



第13章 结型场效应晶体管

- 13.1 JFET概念
- 13.2器件的特性
- 13.3非理想因素
- 13.4等效电路和频率限制
- 13.5高电子迁移率晶体管




13.1 JFET概念内容

- 13.1.1 pn JFET基本原理
- 13.1.2 MESFET基本原理
- 结型场效应管分类：
 - pn JFET
 - MESFET

所用知识：半导体材料、PN结、肖特基势垒二极管

JFET基本概念

- 基本思路：加在金属板上的电压调制（影响）下面半导体的电导，从而实现AB两端的电流控制。
- 场效应：半导体电导被垂直于半导体表面的电场调制的现象。
- 特点：多子器件，单极型晶体管



13.1.1 pn-JFET

漏源 I - V 特性定性分析

- I_D 的形成：（n沟耗尽型）




图3.1对称n沟pn结JFET的横截面


漏源电压在沟道区产生电场，使多子从源极流向漏极。

13.1.1 pn-JFET

与MOSFET比较

- I_D 的形成：（n沟耗尽型）

两边夹



厚度几~十几微米




图3.1对称n沟pn结JFET的横截面

结型: $>10^7 \Omega$, 绝缘栅: $10^9 \sim 10^{15} \Omega$ 。

13.1.1pn-JFET

沟道随 V_{GS} 变化情况 (V_{DS} 很小时)




图 13.3 栅-沟道空间电荷分布和 I - V 特性曲线 (V_{DS} 较小时): (a) 零偏栅压; (b) 小反偏栅压; (c) 至沟道夹断的高反偏栅压

13.1.1pn-JFET

沟道随 V_{DS} 变化情况 ($V_{GS}=0$ 时)




图13.4 栅-沟道空间电荷分布和 I - V 特性曲线(零栅偏压): (a) V_{DS} 很小; (b) V_{DS} 较大; (c) V_{DS} 大到沟道夹断

13.1.1pn-JFET

线形区和饱和区




图 13.3 栅-沟道空间电荷分布和 I - V 特性曲线 (V_{DS} 较小时): (a) 零




图 13.4 栅-沟道空间电荷分布和 I - V 特性曲线 (零栅偏压): (a) V_{DS} 很小; (b) V_{DS} 较大; (c) V_{DS} 大到沟道夹断


13.1.1pn-JFET

漏源 I - V 特性定性分析

1、 $V_{GS} = 0$ 的情况:

注: a. 栅结p+n结近似
单边突变结。
b. 沟道区假定为
均匀掺杂

(1) 器件偏置特点




$V_{DS} = 0$ 时

栅结只存在平衡时的耗尽层

沿沟长方向沟道横截面积相同

13.1.1pn-JFET

漏源 I - V 特性定性分析



$$V_{DS} > 0$$


漏端附近的耗尽层厚度 $\uparrow$, 向沟道区扩展
沿沟长方向沟道横截面积不同, 漏端截面 **A** 最小。

13.1.1 pn-JFET

漏源 I - V 特性定性分析

(2) $I_D - V_{DS}$ 关系


- 线性区: (V_{DS} 较小)



13.1.1pn-JFET


漏源 I - V 特性定性分析

- 过渡区：（ V_{DS} 增加）



13.1.1pn-JFET

漏源 I - V 特性定性分析





- 开始夹断: V_{DS} 增加到正好使漏端处沟道横截面积 $=0$
- 夹断点: 沟道横截面积正好 $=0$

13.1.1pn-JFET

漏源 I - V 特性定性分析

- 饱和区：
(V_{DS} 在沟道夹断基础上增加)





- I_D 存在，且仍由导电沟道区电特性决定

13.1.1pn-JFET

漏源 I - V 特性定性分析


- 击穿区：
(V_{DS} 大到漏栅结的雪崩击穿电压)




13.1.1pn-JFET

漏源 I - V 特性定性分析

- 2、 $V_{GS} < 0$ 的情况：
(1) 器件偏置特点（漏源偏压=0）



零偏栅压




小反偏栅压

$V_{GS} < 0 \Rightarrow$ 漏（源）栅结已经反偏
 $\Rightarrow$ 耗尽层厚度大于 $V_{GS} = 0$ 的情况
 $\Rightarrow$ 有效沟道电阻增加。

13.1.1pn-JFET

漏源 I - V 特性定性分析

■ (2) $I_D - V_{DS}$ 关系





- 特点:
- a. 电流随电压变化趋势, 基本过程相同,
 - b. 电流相对值减小。
 - c. $V_{DS}(\text{sat}: V_{GS} < 0) < V_{DS}(\text{sat}: V_{GS} = 0)$
 - d. $BV_{DS}(\text{sat}: V_{GS} < 0) < BV_{DS}(\text{sat}: V_{GS} = 0)$

13.1.1pn-JFET

漏源 I - V 特性定性分析

3、 V_{GS} 足够小




$V_{GS} \downarrow \Rightarrow V_P$ 使上下耗尽层将沟道区填满，沟道从源到漏彻底夹断， $I_D = 0$ ，器件截止。


结论：栅结反偏压可改变耗尽层大小，从而控制漏电流大小。

13.1.1pn-JFET

漏源 I - V 特性定性分析

- N沟耗尽型JFET的输出特性:
- 非饱和区:
 - 漏电流同时决定于栅源电压和漏源电压
- 饱和区:
 - 漏电流与漏源电压无关, 只决定于栅源电压





13.1.1pn-JFET小结

- 了解pnjfet与mos不同点
- 增强型？耗尽型？哪个易实现？
- 夹断与饱和

13.1.2 MESFET

- 肖特基势垒代替PN结
- 半绝缘衬底（本征情况下）




图 13.6 n 沟半绝缘衬底 MESFET 横截面图






图 13.7 理想 n 沟 MESFET 的能带图

耗尽型：加负压耗尽层扩展到夹断（正压情况不行）

13.1.2 MESFET 增强型MESFET空间电荷区




增强型：电压摆幅小，因为所加正压不能太高，否则从电流从栅极走掉了




13.1.2 MESFET小结

- 画MESFET图
- 增强型？耗尽型？哪个易实现？
- IV曲线



第13章 结型场效应晶体管

- 13.1 JFET概念
- 13.2器件的特性
- 13.3非理想因素
- 13.4等效电路和频率限制
- 13.5高电子迁移率晶体管



13.2 器件特性内容

- 13.2.1 内建夹断电压、夹断电压、漏源饱和电压
- 13.2.2 耗尽型JFET的理想直流特性
- 13.2.3 跨导
- 13.2.4 MESFET特性

13.2 简化模型

■ 对称双边pnJFET

单边MESFET





图 13.9 漏电流示意图:(a)对称的双边 pn JFET;(b)单边 MESFET

13.2.1 内建夹断电压、夹断电压、漏源饱和电压



例 1 3.1
 $V_{p0}=4.35V$
 $V_{bi}=0.814V$
 $V_p=-3.54V$

内建夹断电压 V_{p0} : 沟道夹断时栅结总压降（包括两个成分：内外）

夹断电压 V_p : 沟道夹断时的栅源电压

$$h = \left\{ \frac{2\epsilon_s(V_{bi} - V_{GS})}{eN_d} \right\}^{1/2}$$

$$a = \left\{ \frac{2\epsilon_s V_{p0}}{eN_d} \right\}^{1/2}$$


n 沟道耗尽型 JFET 中, 夹断电压(阈电压)是一个负值

$$V_{bi} - V_p = V_{p0} \quad \text{或} \quad V_p = V_{bi} - V_{p0}$$

当 $h=a$ 时, $V_{GS}=V_p$

N+p结的情况

Vds错改为Vgs



p 沟道耗尽型 JFET, 夹断电压是一个正值。

1; (b) p 沟 pn JFET 的结构图

例 1 3.2
 $V_{p0}=3.08\text{V}$
 $V_{bi}=0.832\text{V}$
 $V_p=2.25\text{V}$

$$h = \left\{ \frac{2\epsilon_s (V_{bi} + V_{GS})}{eN_a} \right\}^{1/2}$$

$$a = \left\{ \frac{2\epsilon_s V_{p0}}{eN_a} \right\}^{1/2}$$

$$V_{bi} + V_p = V_{p0} \quad \text{或} \quad V_p = V_{p0} - V_{bi}$$

当 $h=a$ 时, $V_{GS}=V_p$

例题

例 13.1 计算 n 沟道 JFET 的内建夹断电压和夹断电压(阈电压)。

假定有一个均匀掺杂硅的 n 沟道 JFET 的 p^+n 结, $T = 300\text{ K}$, 掺杂浓度为 $N_a = 10^{18}\text{ cm}^{-3}$, $N_d = 10^{16}\text{ cm}^{-3}$, 并且冶金沟道的厚度为 $a = 0.75\text{ }\mu\text{m}$, 即 $0.75 \times 10^{-4}\text{ cm}$ 。

■ 解

内建夹断电压由式(13.3)给出, 为

$$V_{p0} = \frac{ea^2 N_d}{2\epsilon_s} = \frac{(1.6 \times 10^{-19})(0.75 \times 10^{-4})^2(10^{16})}{2(11.7)(8.85 \times 10^{-14})} = 4.35\text{ V}$$

内建电势差为

$$V_{bi} = V_i \ln \left(\frac{N_a N_d}{n_i^2} \right) = (0.0259) \ln \left[\frac{(10^{18})(10^{16})}{(1.5 \times 10^{10})^2} \right] = 0.814\text{ V}$$

由式(13.4)得出夹断电压(阈电压)为

$$V_p = V_{bi} - V_{p0} = 0.814 - 4.35 = -3.54\text{ V}$$

■ 说明

夹断电压(阈电压), 即形成沟道夹断时的栅源电压, 正如我们所分析的那样, 对于 n 沟道 JFET 来说是一个负值。

夹断电压(几伏)一定要低于结的击穿电压(十几伏)

13.2.1 内建夹断电压、夹断电压、漏源饱和电压

漏源饱和电压 $V_{DS}(\text{sat})$:

导致沟道开始在漏端夹断的漏源电压




图 13.11 n 沟 pn JFET 的几何结构图

当 h_1 与 V_{DS} 无关

$$h_2 = \left\{ \frac{2\epsilon_s(V_{bi} + V_{DS} - V_{GS})}{eN_d} \right\}^{1/2}$$

$$a = \left\{ \frac{2\epsilon_s(V_{bi} + V_{DS}(\text{sat}) - V_{GS})}{eN_d} \right\}^{1/2}$$


$$V_{bi} + V_{DS}(\text{sat}) - V_{GS} = \frac{ea^2N_d}{2\epsilon_s} = V_{p0}$$

$$V_{DS}(\text{sat}) = V_{p0} - (V_{bi} - V_{GS})$$

P沟情况电压相反

当 $h_2 = a$ 时, $V_{DS} = V_{DS}(\text{sat})$

$$V_{SD}(\text{sat}) = V_{p0} - (V_{bi} + V_{GS})$$



小结

- 三个概念搞清楚
 - 内建夹断电压 V_{p0}
 - 夹断电压 V_p
 - 漏源饱和电压 $V_{DS(sat)}$

13.2.2 耗尽型JFET的理想直流特性

- 公式非常复杂（p407不要求）

$$I_{P1} \equiv \frac{\mu_n (eN_d)^2 W a^3}{6\epsilon_s L}$$

$$I_{D1} = \frac{\mu_n (eN_d)^2 W a^3}{2\epsilon_s L} \left\{ \frac{V_{DS}}{V_{p0}} - \frac{2}{3} \left[\frac{V_{DS} + V_{bi} - V_{GS}}{V_{p0}} \right]^{3/2} + \frac{2}{3} \left[\frac{V_{bi} - V_{GS}}{V_{p0}} \right]^{3/2} \right\}$$

- 近似公式：

$$I_D = I_{DSS} \left(1 - \frac{V_{GS}}{V_p} \right)^2$$




图 13.13 用式(13.14)和式(13.35)计算的饱和区漏电流 I_D 与 V_{GS} 的关系

IV曲线




图 13.12 $a = 1.5 \mu\text{m}$, $W/L = 170$, $N_d = 2.5 \times 10^{15} \text{ cm}^{-3}$ 时,硅 n 沟道 JFET 的理想电流-电压特性曲线

13.2.3 跨导

$$G_{01} = \frac{\mu_n (e N_d)^2 W a^3}{2 \epsilon_s L V_{p0}} = \frac{e \mu_n N_d W a}{L} = \frac{3 I_{p1}}{V_{p0}}$$

■ 定义:

$$g_{ms} = \frac{\partial I_{D1}}{\partial V_{GS}}$$

■ 非饱和区:

$$g_{ms} = \frac{\partial I_{D1}}{\partial V_{GS}} = \frac{3 I_{p1}}{V_{p0}} \sqrt{\frac{V_{bi} - V_{GS}}{V_{p0}}} \left\{ \sqrt{\left(\frac{V_{DS}}{V_{Bi} - V_{GS}} \right) + 1} - 1 \right\}$$

■ 饱和区:

$$g_{ms} = \frac{\partial I_{D1}(\text{sat})}{\partial V_{GS}} = \frac{3 I_{p1}}{V_{p0}} \left[1 - \sqrt{\frac{V_{bi} - V_{GS}}{V_{p0}}} \right] = G_{01} \left[1 - \sqrt{\frac{V_{bi} - V_{GS}}{V_{p0}}} \right]$$

■ 近似式:

$$g_{ms} = \frac{-2 I_{DSS}}{V_p} \left(1 - \frac{V_{GS}}{V_p} \right)$$

例题

例 13.4 计算一个 n 沟道耗尽型 JFET 工作在饱和区时的最大跨导。

分析例 13.3 中描述的掺杂硅的 JFET, 我们计算得到 $I_{p1} = 0.522 \text{ mA}$, $V_{bi} = 0.814 \text{ V}$, $V_{p0} = 4.35 \text{ V}$ 。

■ 解

$V_{GS} = 0$ 时, 跨导值最大。式(13.41a)可以写为

$$g_{ms}(\max) = \frac{3I_{p1}}{V_{p0}} \left[1 - \sqrt{\frac{V_{bi}}{V_{p0}}} \right] = \frac{3(0.522)}{4.35} \left[1 - \sqrt{\frac{0.814}{4.35}} \right] = 0.204 \text{ mA/V}$$

■ 说明

饱和跨导是 V_{GS} 的函数, 当 $V_{GS} = V_p$ 时, 饱和跨导值为零。

实验值与理论值偏差

例题

例 13.3 计算 n 沟道 JFET 的最大电流。

考虑一个掺杂硅的 n 沟道 JFET, $T = 300 \text{ K}$, 它具有以下参数: $N_a = 10^{18} \text{ cm}^{-3}$, $N_d = 10^{16} \text{ cm}^{-3}$, $a = 0.75 \text{ }\mu\text{m}$, $L = 10 \text{ }\mu\text{m}$, $W = 30 \text{ }\mu\text{m}$, $\mu_n = 1000 \text{ cm}^2/\text{V}\cdot\text{s}$ 。

■ 解

由式(13.28)可得阈电流为

$$I_{P1} = \frac{(1000)[(1.6 \times 10^{-19})(10^{16})]^2(30 \times 10^{-4})(0.75 \times 10^{-4})^3}{6(11.7)(8.85 \times 10^{-14})(10 \times 10^{-4})} = 0.522 \text{ mA}$$

从式(13.1)我们还能得到 $V_{bi} = 0.814 \text{ V}$, $V_{p0} = 4.35 \text{ V}$ 。当 $V_{GS} = 0$ 时产生最大电流, 由式(13.35)得

$$I_{D1}(\text{max}) = I_{P1} \left\{ 1 - 3 \left(\frac{V_{bi}}{V_{p0}} \right) \left[1 - \frac{2}{3} \sqrt{\frac{V_{bi}}{V_{p0}}} \right] \right\} \quad (13.36)$$

或

$$I_{D1}(\text{max}) = (0.522) \left\{ 1 - 3 \left(\frac{0.814}{4.35} \right) \left[1 - \frac{2}{3} \sqrt{\frac{0.814}{4.35}} \right] \right\} = 0.313 \text{ mA}$$

■ 说明

JFET 的最大电流值低于阈电流 I_{P1} 的值。


小结

- IV特性及跨导要知道，推导公式不做要求
 - I_{p1} 夹断(阈)电流：当 V_{gs} 和 V_{bi} 为0时（沟道没有空间电荷区）的最大漏电流
 - G_{01} 当 V_{gs} 和 V_{bi} 为0时（沟道没有空间电荷区）的沟道电导
 - $I_{DSS} = I_{d1(max)}$ 是 $V_{gs}=0$ 时的饱和漏电流

$$G_{01} = \frac{\mu_n (e N_d)^2 W a^3}{2 \epsilon_s L V_{p0}} = \frac{e \mu_n N_d W a}{L} = \frac{3 I_{p1}}{V_{p0}}$$

$$I_{p1} \equiv \frac{\mu_n (e N_d)^2 W a^3}{6 \epsilon_s L}$$

- 看例题结果，了解器件电压电流大概值(例13.3
 $I_{d1max}=0.313mA$)



13.2.4 MESFET特性

- N沟MESFET阈值电压:

$$V_{bi}-V_t=V_{p0} \quad \text{或} \quad V_t=V_{bi}-V_{p0}$$

- V_p 这里习惯称为 V_t （阈值电压）
- 耗尽型 $V_t<0$ ，增强型 $V_t>0$
- 耗尽型 V_{p0} 绝对值最大，增强型 V_{bi} 绝对值最大
- 例题：13.5 13.6
- 看前面图理解

例 13.5 计算某一阈电压时, GaAs MESFET 的沟道厚度。

对于一个金肖特基势垒接触的 n 沟道 GaAs MESFET, $T = 300\text{ K}$ 时, 假定势垒高度 $\phi_{Bn} = 0.89\text{ V}$ 。n 沟道掺杂浓度为 $N_d = 2 \times 10^{15}\text{ cm}^{-3}$, $V_T = +0.25\text{ V}$ 。计算其沟道厚度。

■ 解

我们知道

$$\phi_n = V_i \ln \left(\frac{N_c}{N_d} \right) = (0.0259) \ln \left(\frac{4.7 \times 10^{17}}{2 \times 10^{15}} \right) = 0.141\text{ V}$$

内建电势差为

$$V_{bi} = \phi_{Bn} - \phi_n = 0.89 - 0.141 = 0.749\text{ V}$$

由式(13.42)得阈电压为

$$V_T = V_{bi} - V_{p0}$$

或

$$V_{p0} = V_{bi} - V_T = 0.749 - 0.25 = 0.499\text{ V}$$

又

$$V_{p0} = \frac{ea^2 N_d}{2\epsilon_s}$$

或

$$0.499 = \frac{a^2 (1.6 \times 10^{-19})(2 \times 10^{15})}{2(13.1)(8.85 \times 10^{-14})}$$

那么沟道厚度为

$$a = 0.601\text{ }\mu\text{m}$$

■ 说明

13.2.4 MESFET特性

■ 电流电压特性

$$I_{D1} = I_{D1}(\text{sat}) = I_{p1} \left\{ 1 - 3 \left(\frac{V_{bi} - V_{GS}}{V_{p0}} \right) \left[1 - \frac{2}{3} \sqrt{\frac{V_{bi} - V_{GS}}{V_{p0}}} \right] \right\}$$

$$I_{D1}(\text{sat}) = k_n (V_{GS} - V_T)^2$$

$$k_n = \frac{\mu_n \epsilon_s W}{2aL}$$





图 13.14 增强型 JFET 的实验和理论的 $\sqrt{I_D}$ - V_{GS} 关系图

斜率 K_n : 电导参数



13.2.4 MESFET特性

- 跨导（饱和区）
 - 由式13.47

$$g_{ms} = \frac{\partial I_{D1}(Sat)}{\partial V_{GS}} = 2K_n (V_{GS} - V_T)$$

复习回顾

- pnJFET结构
- MESFET结构
 - 正偏电场方向与内建电场方向相反，空间电荷区缩小
 - 反偏电场方向与内建电场方向相同空间电荷区增大
 - n型一边的空间电荷区为正(电子跑了)
 - p型一边的空间电荷区为负(空穴被电子填充了)
- 内建夹断电压 V_{p0} （内建电压 V_{bi} ）
- 夹断电压 V_p V_t
- 漏源饱和电压 $V_{DS(sat)}$
- IV特性 （复杂公式及简化公式）
- 跨导 （复杂公式及简化公式）
- 辅助概念：
 - I_{p1} 夹断(阈)电流：当 V_{gs} 和 V_{bi} 为0时（沟道没有空间电荷区）的最大漏电流
 - G_{01} 当 V_{gs} 和 V_{bi} 为0时（沟道没有空间电荷区）的沟道电导
 - $I_{DSS} = I_{d1(max)}$ 是 $V_{gs}=0$ 时的饱和漏电流(沟道全开时的电流)

问题1:书上为什么只画沟道内的空间电荷区?而不画P+一边的?


问题2:为什么说Jfet是“半个水管子”?而MOSfet是“封闭的全管子”?

问题3:为什么要用半绝缘衬底?可以用绝缘衬底吗?

问题4:可以都是两边向中间夹吗?可以都是一边夹吗?夹断的沟道内的空间电荷区可以反型吗?


问题5:为什么说增强型的Jfet电压变化范围很小?

问题6:为什么说n沟MESFET上的金属可以理解为P+型的?



第13章 结型场效应晶体管

- 13.1 JFET概念
- 13.2器件的特性
- 13.3非理想因素
- 13.4等效电路和频率限制
- 13.5高电子迁移率晶体管



13.3 内容

- 沟道长度调制效应
- 饱和速度影响
- 亚阈值特性和栅电流效应

回顾：MOS非理想特性

- 亚阈值电导
- 沟道长度调制效应
- 迁移率变化
- 速度饱和
- 弹道输运

13.3.1 沟道长度调制效应

■ 定义:

有效沟道长度的改变以及相应的漏电流的变化称为沟道长度调制。

随着沟道长度的减小漏电流将增大

公式13.28

$$I_{p1} = \frac{\mu_n (eN_d)^2 W a^3}{6\epsilon_s L}$$


修正为:


$$I'_{p1} = \frac{\mu_n (eN_d)^2 W a^3}{6\epsilon_s L'}$$

$$L' \approx L - \frac{1}{2} \Delta L$$

所以:

$$I'_{D1} = I_{D1} \cdot \frac{I'_{p1}}{I_{p1}} = I_{D1} \left(\frac{L}{L - \frac{1}{2} \Delta L} \right)$$





13.3.1 沟道长度调制效应

- I-V还可以写成:

$$I_{D1}'(sat) = I_{D1}(sat)(1 + \lambda V_{DS})$$

- 空间电荷区为:

$$\Delta L = \left[\frac{2\epsilon_s(V_{DS} - V_{DS}(Sat))}{eN_d} \right]^{1/2}$$

- 输出阻抗:

$$r_{ds} = \frac{\partial V_{ds}}{\partial I_D'} \approx \frac{\Delta V_{ds}}{\Delta I_D'}$$

- 看例题: 13.8 $r_{ds}=18.9k$ (I_D 如果不随 V_{DS} 变,则按上式 r_{ds} 无穷大)

13.3.2 饱和速度影响

- 载流子的漂移速度不会无限增大，电场足够时会达到饱和
由于速度饱和：电流变小；跨导变小；增益变小





图 13.15 表明载流子速度和空间电荷宽度饱和效应的JFET的剖面

VDS(sat)还没有达到夹断时电流已经达到饱和（不增加了，近似恒定）



归一化处理

13.3.3 亚阈值特性和栅电流效应

- 当栅电压 V_{gs} 低于夹断电压 V_p 或阈电压(V_T)时（也就是管子已夹断或未开启时）的电流叫亚阈值电流
- 饱和区漏电流随栅源电压呈2次方变化
- 亚阈区漏电流随栅源电压呈指数变化
- 阈值点





图 13.14 增强型 JFET 的实验和理论的 $\sqrt{I_D}$ - V_{GS} 关系图

13.3.3 亚阈值特性和栅电流效应

- 三个区域：栅电流区域；亚阈值区域；正常区域；



GaAs MESFET 漏极电流随着 V_{GS} 变化的曲线, 显示了正常漏电流、亚阈






图 13.6 n 沟半绝缘衬底 MESFET 横截面图



第13章 结型场效应晶体管

- 13.1 JFET概念
- 13.2器件的特性
- 13.3非理想因素
- 13.4等效电路和频率限制
- 13.5高电子迁移率晶体管



13.4内容

- 小信号等效电路
- 频率限制因子和截止频率

13.4 等效电路和频率限制

■ 13.4.1 小信号等效电路（只有 r_s r_d ）




图 13.18 包括源漏串联电阻的 n 沟道 pn JFET 的横截面图

小信号等效电路

$V_{G'S'}$ 内部栅源电压

r_{gs} 栅源扩散电阻

C_{gs} 结电容

r_{gd} 栅漏电阻

C_{gd} 结电容

r_{ds} 漏源电阻

C_{ds} 漏源电容

C_s 漏与衬底的电容




图 13.18 包括源漏串联电阻的 n 沟道 pn JFET 的横截面图




图 13.19 JFET 的小信号等效电路图

理想的小信号电路

■ $I_{ds} = g_m V_{gs}$

$g_m' < g_m$

$$I_{ds} = g_m V_{g's'}$$

$$V_{gs} = V_{g's'} + (g_m V_{g's'}) r_s = (1 + g_m r_s) V_{g's'}$$

$$I_{ds} = \left(\frac{g_m}{1 + g_m r_s} \right) V_{gs} = g_m' V_{gs}$$





图 13.20 (a)理想的低频小信号等效电路;(b)包括串联电阻 r_s 的理想低频小信号等效电路

理论值 g_m 与实际值 g_m' 差异

例13.4 p411

$$r_s = 2k$$



13.4.2 频率限制因子和截止频率

1. 沟道输运时间 (1μm沟道100Ghz)

$$\tau_t = \frac{L}{v_s} = \frac{1 \times 10^{-4}}{1 \times 10^7} = 10 \text{ ps}$$

2. 电容存储时间 (几到几十G)

$$I_i = j\omega(C_{gs} + C_{gd})V_{gs}$$

$$C_G = C_{gs} + C_{gd}$$

$$|I_i| = 2\pi f_T C_G V_{gs} = g_m V_{gs}$$

$$f_T = \frac{g_m}{2\pi C_G}$$

$$g_{ms}(\text{max}) = G_{01}$$

$$C_G(\text{min}) = \frac{\epsilon_s WL}{a}$$




图 13.22 JFET 只包含电容的小信号等效电路

$$f_T = \frac{e\mu_n N_d a^2}{2\pi\epsilon_s L^2}$$

例

例 13.9 计算 Si JFET 的截止频率, 参数如下:

$$\mu_n = 1000 \text{ cm}^2/\text{V}\cdot\text{s} \quad a = 0.60 \text{ } \mu\text{m}$$

$$N_d = 10^{16} \text{ cm}^{-3} \quad L = 5 \text{ } \mu\text{m}$$


■ 解

将参数代入式(13.67)得

$$f_T = \frac{e\mu_n N_d a^2}{2\pi\epsilon_s L^2} = \frac{(1.6 \times 10^{-19})(1000)(10^{16})(0.6 \times 10^{-4})^2}{2\pi(11.7)(8.85 \times 10^{-14})(5 \times 10^{-4})^2} = 3.54 \text{ GHz}$$


■ 说明

该例表明即使是 Si JFET 也有很高的截止频率。




小问题

- 为什么JFET比MOSFET频率特性好？
 - 试从感性的角度（电容大小 / 耗尽反型）
- 为什么JFET不如MOSFET电流特性好？
 - 试从感性的角度（绝缘性能 / 导通特性）



第13章 结型场效应晶体管

- 13.1 JFET概念
- 13.2器件的特性
- 13.3非理想因素
- 13.4等效电路和频率限制
- 13.5高电子迁移率晶体管



13.5 内容

- 量子阱结构
- HEMT性能

13.5 异质结

二维情况
三维情况

电子在平行于结表面的运动是自由的

（在这些地方，杂质与载流子分离，散射减弱。边区夹缝中的电子）


名称：

HEMT 高电子迁移率晶体管

MODFET 掺杂调制场效应晶体管

SDHT 选择性掺杂异质结场效应晶体管

TEGFET 二维电子气场效应晶体管



Nn结

晶格（声子）散射 电离杂质散射

(可以减弱电离杂质的库仑力对电子的影响。但电子密度比前图小)



图 13.24 N-AlGaAs-本征 GaAs 异质结的导带能级图

多层异质结

- 相当并联输出，可以增加输出电流，增强负载能力




图 13.25 多层结构异质结

13.5.2 HEMT性能

- 栅压控制二维电子气的密度（存在或耗尽）




图 13.26 标准的 AlGaAs-GaAs HEMT 器件结构图




图 13.27 反转的 AlGaAs-GaAs HEMT 器件结构图

负压耗尽：相当电子排斥了沟道的电子

有电子气和耗尽时的情况

- 低于费米能级和高于费米能级

假设为-1V




图 13.28 标准 HEMT 器件的能带图:(a)零偏栅压;(b)负偏栅压

正压降低费米能级，负压抬高费米能级（ e 乘电压=能量）

第九章讲过的两个结

- 肖特基结（'P'n）和异质结(Nn)





图 13.28 标准 HEMT 器件的能带图:(a)零偏栅压;(b)负偏栅压

增强型器件

- 正压导通（相当于少耗尽些）


假设为-1V，相当加+1v



假设为-2V

增强型 HEMT 器件的能带图:(a)很小的正偏栅压;(b)足以在 AlGaAs 中产生传导沟道的大正偏栅压


增强型I-V曲线




13.30 增强型 HEMT 器件的电流-电压曲线，
实线为理论计算值，圆点是实测值

多层结构HEMT

一般几十GHz(35GHz)
0.25um100GHz





定性比较频率特性

- **MOS:几百MHz**
 - 优点：工艺简单，功耗低（相对双极）
 - 缺点：频率特性，放大特性
- **JFET:几个G Hz**
 - 优点：频率
 - 缺点：电流偏压噪声
- **HMET:几十G Hz甚至上百G Hz**
 - 优点：低噪声，高频率，高跨导低损耗
 - 缺点：工艺复杂

第13章小结

- 我们讨论了结型场效应晶体管的性质以及特性曲线,三种普通的 JFET 是 pn JFET、MES-FET 以及 HEMT。
- JFET 中的电流由垂直于电流方向的电场控制,电流存在于源极和漏极接触之间的沟道区中。在 pn JFET 中,沟道形成了 pn 结的一边,用于调制沟道电导。
- JFET 的两个主要参数是内建夹断电压 V_{p0} 和夹断电压 V_p (阈电压)。内建夹断电压定义为正值,它是引起结的空间电荷层完全填满沟道区的栅极与沟道之间的总电势。夹断电压(阈电压)定义成形成夹断时所需加的栅极电压。
- 推导了理想的 $I-V$ 关系。跨导即晶体管增益,是漏电流随着栅源电压的变化率。
- 讨论了三种非理想的因素:沟道长度调制效应、饱和速度和亚阈值电流,这些效应将改变理想的 $I-V$ 关系。
- 分析了 JFET 的一种小信号等效电路,等效电路中包含等效电容;两个物理因素影响到频率限制,即沟道输运时间与电容电荷存储时间。电容电荷存储时间常数通常在短沟道器件中起作用。
- 高电子迁移率晶体管(HEMT)中用到了异质结结构。在异质结表面,二维电子气被限制在势阱中。电子可以平行于表面运动。这些电子与电离了的空穴分离,以减小电离杂质散射效应,形成高的迁移率。

重要术语解释

电容电荷存储时间:栅极输入信号改变使栅极输入电容存储或释放电荷的时间。

沟道电导:当漏源电压趋近于极限值零时,漏电流随着漏源电压的变化率。

沟道电导调制效应:沟道电导随栅极电压的变化过程。

沟道长度调制效应:JFET 处于饱和区时,有效沟道长度随漏源电压而变化。

电导参数:增强型 MESFET 的漏电流与栅源电压的表达式中的倍数因子 k_n 。

截止频率:小信号栅极输入电流值与小信号漏极电流值一致时的频率。


耗尽型 JFET:必须加以栅源电压才能形成沟道夹断使器件截止的 JFET。

增强型 JFET:栅极电压为零时已经夹断,必须加以栅源电压以形成沟道,以使器件开启的 JFET。

内建夹断电压:沟道夹断时栅结上的总电压降。


输出电阻:栅源电压随漏极电流的变化率。

夹断:栅结空间电荷区完全扩展进沟道,以至于沟道被耗尽的自由载流子充满的现象。



知识点

- 叙述 pn JFET 和 MESFET 的基本工作原理。
- 讨论具有半绝缘衬底的 GaAs MESFET 的沟道区中电流的分布情况。
- 大致绘出耗尽型 JFET 的 $I-V$ 特性曲线。
- 讨论内建夹断电压和夹断电压是怎样定义的。
- 确定 JFET 的跨导。
- 讨论增强型 MESFET 的概念。
- 讨论 JFET 中的三种非理想情况:沟道长度调制效应、饱和速度和亚阈值电流。
- 大致绘出 JFET 的小信号等效电路。
- 讨论频率限制因子,定义截止频率。
- 大致绘出一个典型的 HEMT 的截面图。
- 列举 HEMT 相对于 MESFET 的优点。



复习题

1. 大致绘出 p 沟道 pn JFET 的截面图, 标明器件工作时的电压极性。
2. 大致绘出 p 沟道 pn JFET 的截面图, 分别标明工作于非饱和区和饱和区时的耗尽区。
3. 大致绘出 n 沟道 GaAs MESFET 的截面图。
4. 详细说明 pn JFET 的内建夹断电压和夹断电压。
5. 详细说明 MESFET 的阈电压。
6. 大致绘出 JFET 的小信号等效电路。
7. 详细说明 JFET 的两个频率限制因子, 以及截止频率的条件。
8. 大致绘出 AlGaAs-GaAs HEMT 的截面图, 以及异质结的导带能带图。
9. HEMT 相对于 MESFET 的优势是什么?



END
